h1_key

當(dāng)前位置:首頁(yè) >新聞資訊 > 技術(shù)文章>賽靈思Vivado 2022.1版本工具鏈的特性(上)
賽靈思Vivado 2022.1版本工具鏈的特性(上)
2022-11-16 2334次

  依據(jù) Vivado 2022.1 版本工具鏈的特性,對(duì) UG1209( 最新版本為 2020.1 )中介紹的 USB BOOT 啟動(dòng)步驟做了修改,此外,介紹了 WINDOWS 10 中 DFU 工具的使用。

  Step1 VIVADO 操作:

  新建 VIVADO 工程 。

  ( 圖片截自 UG1209,路徑和工程名可自定,下同 )



  新建 Block Design。


  添加 Zynq UltraScale+ MPSoC IP,并使用 run block automation 應(yīng)用 board preset。

  需要注意的是,要在 board preset 的基礎(chǔ)上減少外設(shè)的使用以防啟動(dòng)鏡像過(guò)大,原因會(huì)在鏡像制作階段說(shuō)明。這里去掉了 PCIE、SATA、DP、CAN 外設(shè)以及兩個(gè) AXI HPM FPD 接口。




  完成配置后,依次進(jìn)行 Validate Design, Create HDL wrapper, Generate Output Product (OOC) , Export Hardware。因?yàn)檫@里沒(méi)有用到PL端,所以不用生成比特流。

  Step 2 制作第一個(gè)啟動(dòng)鏡像:

  創(chuàng)建 FSBL 工程。


  配置 FSBL,在 src 目錄下找到 xfsbl_config.h,修改其中的宏定義如下:



  修改完成后保存、編譯。

  打包 fsbl.elf 和 pmufw.elf,USB boot 的第一個(gè)啟動(dòng)鏡像會(huì)被加載到 256KB OCM 中,為了滿足 size 要求,第一個(gè)啟動(dòng)鏡像只包含 fsbl.elf 和 pmufw.elf,如果使能過(guò)多外設(shè)會(huì)導(dǎo)致最終的 pmufw 過(guò)大。當(dāng) OCM 被寫滿時(shí),USB 啟動(dòng)就會(huì)失敗。打包方式如下圖所示,注意 pwufw 的 partition type 要指定為 pmu(loaded by bootrom)。



  Step 3 制作第二個(gè)啟動(dòng)鏡像:

  使用 Vivado 2022.1 版本的 ZCU102 BSP 創(chuàng)建 PETALINUX 2022.1 工程。



  配置 PETALINUX 工程:

  1.選中 Subsystem AUTO Hardware Settings, 選中 Memory Settings ,設(shè)置 System Memory Size 為 0x6FFFFFFF。

  2.返回主菜單. 選擇 Image Packaging Configuration, 設(shè)置 root file system type 為 INITRAMFS。

  3.將 INITRAMFS/INITRD Image name 由默認(rèn)的 petalinux-intramfs-image 為 petalinux-image-minimal,默認(rèn)配置下ROOTFS 會(huì)放在 SD 卡的 EXT4 分區(qū),這是 PETALINUX 2021.1之后版本的新特性,修改后 ROOTFS 在 DDR 中,就無(wú)需插 SD卡了。

  4.返回主菜單,選擇 ARM Trusted Firmware Configuration,配置如下:



  默認(rèn)情況下,ATF 運(yùn)行在 COM 中,但是在本設(shè)計(jì)中 OCM 的空間非常緊張,ATF 在 OCM 運(yùn)行可能會(huì)因?yàn)閮?nèi)存不足卡死,所以改為在 DDR 中運(yùn)行,同時(shí)使能 atf debug 方便調(diào)試。

  5.修改設(shè)備樹:

  編輯 ./project-spec/meta-user/recipes-bsp/device-tr ee/ files/system-user.dtsi 如下:



  6.編譯: petalinux-build

  回到 Vitis IDE 制作啟動(dòng)鏡像,如下圖所示,注意 bl31.elf 的excpetion level=el3 并且使能 trust zone,system.dtb 的 load屬性設(shè)為 0x00100000(在2021.1后u-boot.elf 不再包含system.dtb),u-boot.elf 的 exception level=el2。




  詳細(xì)的測(cè)試過(guò)程,請(qǐng)參考“如何使用 Vivado 2022.1 版本工具鏈實(shí)現(xiàn) ZCU102 USB 啟動(dòng)(下)”

  • XILINX賽靈思 XC7K160T-2FBG484E
  • 賽靈思(XILINX)作為行業(yè)的領(lǐng)軍企業(yè),其推出的 XC7K160T-2FBG484E 更是一款備受矚目的產(chǎn)品。XC7K160T-2FBG484E 屬于賽靈思 7 系列 FPGA(現(xiàn)場(chǎng)可編程門陣列),具有強(qiáng)大的性能和豐富的功能。
    2024-09-25 178次
  • XILINX賽靈思 XCKU085-2FLVA1517E
  • 賽靈思(XILINX)作為全球領(lǐng)先的可編程邏輯器件供應(yīng)商,其推出的 XCKU085-2FLVA1517E 以卓越的性能和豐富的功能,成為眾多電子工程師和設(shè)計(jì)師的首選。XCKU085-2FLVA1517E 屬于賽靈思 UltraScale 架構(gòu)系列產(chǎn)品,采用先進(jìn)的 20 納米工藝技術(shù)制造。這一工藝不僅帶來(lái)了更高的性能,還實(shí)現(xiàn)了更低的功耗,為各種復(fù)雜的電子系統(tǒng)設(shè)計(jì)提供了理想的解決方案。
    2024-09-25 157次
  • XILINX賽靈思 XCKU060-1FFVA1517C
  • 賽靈思(XILINX)作為全球領(lǐng)先的可編程邏輯解決方案供應(yīng)商,其 XCKU060-1FFVA1517C 更是一款備受矚目的產(chǎn)品。XCKU060-1FFVA1517C 屬于賽靈思 UltraScale 架構(gòu)系列,采用了先進(jìn)的 16 納米 FinFET 工藝技術(shù)。這一工藝帶來(lái)了諸多優(yōu)勢(shì),如更高的性能、更低的功耗以及更小的芯片尺寸。
    2024-09-25 170次
  • XILINX賽靈思 XCKU060-2FFVA1517E
  • 賽靈思(XILINX)作為行業(yè)的領(lǐng)軍企業(yè),其推出的 XCKU060-2FFVA1517E 更是一款備受矚目的產(chǎn)品。XCKU060-2FFVA1517E 屬于賽靈思 UltraScale 架構(gòu)系列的 FPGA(現(xiàn)場(chǎng)可編程門陣列)。它融合了先進(jìn)的技術(shù)和強(qiáng)大的性能,為各種復(fù)雜的應(yīng)用場(chǎng)景提供了高度靈活且可靠的解決方案。
    2024-09-25 144次
  • XILINX賽靈思 XC7Z035-3FFG676E
  • 賽靈思(XILINX)作為全球領(lǐng)先的可編程邏輯解決方案供應(yīng)商,其 XC7Z035-3FFG676E 更是一款備受矚目的產(chǎn)品。XC7Z035-3FFG676E 屬于賽靈思 Zynq - 7000 系列,該系列將處理器系統(tǒng)(PS)和可編程邏輯(PL)完美結(jié)合,為用戶提供了高度靈活的解決方案。這款器件采用了先進(jìn)的 28 納米工藝技術(shù),在性能、功耗和成本之間實(shí)現(xiàn)了出色的平衡。
    2024-09-25 148次

    萬(wàn)聯(lián)芯微信公眾號(hào)

    元器件現(xiàn)貨+BOM配單+PCBA制造平臺(tái)
    關(guān)注公眾號(hào),優(yōu)惠活動(dòng)早知道!
    10s
    溫馨提示:
    訂單商品問(wèn)題請(qǐng)移至我的售后服務(wù)提交售后申請(qǐng),其他需投訴問(wèn)題可移至我的投訴提交,我們將在第一時(shí)間給您答復(fù)
    返回頂部