h1_key

  NAND閃存芯片封裝是非常重要的一環(huán)，它直接影響著器件和集成電路的電、熱和機械等性能，影響著最終電子產(chǎn)品的大小、重量、應用方便性、壽命、性能和成本。NAND閃存芯片封裝技術和封裝的技術，疊層芯片封裝工藝包括先切后磨(DBG)工藝、芯片粘接技術、金線鍵合工藝。

  一、NAND閃存芯片封裝技術

多種多樣的封裝形式為滿足電子元器件的功能，芯片保護，尺寸，性能及成本等要求。如果以載板種類來區(qū)分，可以分為引線框架類封裝，層壓板類封裝以及晶圓級封裝。NAND芯片的應用主要為存儲，可以是用于計算機和服務器的固態(tài)硬盤，也可以是手機上的嵌入式多媒體卡(eMMC)和通用閃存(UFS)，也可能是快閃存儲卡(Micro SD)和優(yōu)盤(USB卡)等。首先存儲器最重要的性能就是存儲密度，人們希望在有限的晶圓面積上有更大的存儲容量，在封裝上的就是采用芯片堆疊的方法來提升元器件的存儲容量。疊層芯片封裝雖然也有多種封裝形式，但本質上是垂直多芯片封裝。疊層芯片封裝的一個好處是它可以在有限的封裝體空間里增加系統(tǒng)的容量。NAND芯片的輸入輸出口的數(shù)量并不多，采用金線鍵合的方式有較強的經(jīng)濟性。

  二、疊層芯片封裝工藝

  1. 工藝流程

  圖1是典型的半導體封裝的工藝流程，包括球陣列類產(chǎn)品和引線框架類產(chǎn)品。在塑封之前的工序在萬級凈化間作業(yè)，可以稱為前道工序。在塑封之后的工序在十萬級凈化間作業(yè)，可以稱為后道工序。不同的元器件，根據(jù)尺寸，性能，散熱以及可靠性的要求，可能采用不同的封裝形式，具體的工藝以及材料也會有不同的選擇。拿NAND閃存封裝來說，往往有多芯片堆疊的要求，可能會有如下一些工藝特點。

  2. 先切后磨(DBG)工藝

  NAND閃存封裝的特點就是多層芯片的疊層，為了能夠放更多層的芯片，芯片的厚度就要足夠的薄，傳統(tǒng)的先磨后切的工藝在搬運過程中發(fā)生的晶片破損及切割加工時產(chǎn)生的背面崩裂現(xiàn)象，日本迪斯科(DISCO)公司開發(fā)了DBG工藝。

  采用半切割用切割機對晶片表面的切割道實施開槽加工。在通常的切割加工中，會切割到晶片背面，直至完全切斷。但是，在實施DBG工藝時，只切割到所要求的芯片厚度尺寸為止。完成半切割加工作業(yè)之后，先在晶片表面粘貼保護膠膜，再使用研削機進行背面研削加工。當研削到事先切入的切割槽時，晶片會被分割成一個個芯片，然后將完成分割作業(yè)的晶片通過聯(lián)機系統(tǒng)搬運到框架粘貼機上，先實施位置校準作業(yè)，再粘貼到框架上的二合一膠膜上，然后剝離晶片的表面保護膠膜。最后，用激光或崩裂的辦法把芯片粘接膜分開。

  通過運用DBG工藝，可最大限度地抑制分割芯片時產(chǎn)生的背面崩裂及晶片破損，從而能夠順利地從大尺寸的晶片上切割出芯片。由于大幅度地減少了晶片的背面崩裂現(xiàn)象，所以能夠在維持高抗折強度的同時，對晶片實施超薄加工，從而能夠生產(chǎn)出高強度的芯片。另外，由于通過研削機的研削加工對芯片實施分離作業(yè)，所以可有效地避免薄型晶片在搬運過程中的破損風險。

  3. 芯片粘接技術

  傳統(tǒng)打線產(chǎn)品封裝使用粘接膠實現(xiàn)芯片和芯片或者芯片和基板之間的粘接，對于NAND疊層芯片封裝，芯片的厚度很薄，粘接膠很容易有爬膠的問題，焊接墊如被粘接膠污染，就會影響打線的良率。材料供應商開發(fā)了芯片黏接膜從而取代粘接膠，粘接膜有厚度一致性高，無爬膠，工藝穩(wěn)定高等特點。值得一提的是，有些粘接膜可以讓金線直接穿過，還有些粘接膜可以把整個芯片和金線完全覆蓋住，從而在上面疊加芯片，以實現(xiàn)高度和設計靈活性的優(yōu)化。

  4. 金線鍵合工藝

  (1)單芯片打線是由芯片連接到引腳、線弧的最高點靠近芯片，較多采用正打鍵合，工藝相對簡單，效率更高。對于疊層芯片來說，往往有懸垂臂的情況，即金線的上方有芯片的設計時，顯然芯片與芯片之間的間隙很小，對線弧的高度就不能太高，弧高的控制就是疊層芯片打線工藝需要注意的地方。普通正打工藝金線焊線工藝的熱影響區(qū)域位于球形焊點之上, 如果弧高過低, 線弧容易在球形鍵合的頸部斷裂, 造成金線拉脫強度過低, 甚至導致封裝可靠性大大降低。所以疊層封裝可以采用反打工藝，引線需要改成從引腳引出連接到芯片、引弧最高點靠近引腳，或采用折疊正打工藝(Folded Forward Bond，F(xiàn)FL)，加強頸部的強度。

  (2)多芯片堆疊的設計，常規(guī)的打線方法需要從每一層的芯片焊盤引到基板的引腳上，但是其缺點也是很明顯的，一是金線的用量比較大，二是由于引腳的強度及引腳長度有限，可能導致打線工藝性能降低或者沒有足夠空間打線的問題。一般采用瀑布式金線鍵合設計，如圖2所示，以減少金線用量。通常采用投射針腳焊(Stand-off Stitch Bond，SSB)的方式，先在第一個芯片處焊點的焊球上再做個焊球，然后在第二個芯片的焊點進行球焊然后拉線至第一芯片的焊球上進行針腳焊，這樣依次完成所有層的焊接，如圖3所示。

  三、NAND芯片封裝的技術發(fā)展趨勢

  自二維(2D)NAND 晶圓制造工藝步入瓶頸之后，三維(3D)NAND的出現(xiàn)極大地推動閃存的發(fā)展。盡管每家的技術發(fā)展路線圖各有不同，為提升存儲密度，趨勢是相同的，就是存儲單元堆疊層數(shù)不斷提升。主流量產(chǎn)的NAND芯片已經(jīng)是64層，96層，144層等，未來可能出現(xiàn)超過200層的NAND芯片。隨著3D NAND芯片技術的發(fā)展以及系統(tǒng)功能的增加，封裝結構設計越來越復雜，帶來了一些封裝的技術挑戰(zhàn)。移動設備的輕薄，推動封裝形式的輕薄化。未來會采用更薄的基板和更小的錫球，成本的壓力會追求更簡化的生產(chǎn)工藝和低成本的材料。汽車行業(yè)的應用要求有高可靠性的封裝形式。

  存儲的要求是更大的存儲容量。封裝設計可能變得復雜，為了在指定的封裝尺寸下增加存儲的容量，設計上有了更多的芯片上下堆疊或更多的并排放置的芯片堆。我們需要把芯片的厚度減薄到足夠的薄，對于封裝良率的管控帶來了很大的挑戰(zhàn)。存儲器功能和性能的要求，需要把倒裝芯片，打線芯片，預封裝芯片和被動元器件等放在一個封裝體內，實現(xiàn)存儲器的系統(tǒng)級封裝。封裝設計變得更加復雜，封裝設計偏向定制化而非通用化，產(chǎn)品開發(fā)周期可能會增加，產(chǎn)品可靠性性能可能會降低。器件之間的電磁干擾驅使越來越多的元器件有屏蔽的要求，需要封裝提供解決方案以帶來更好的性能。(1)芯片的厚度是否會繼續(xù)減薄，疊層的層數(shù)是否會繼續(xù)增加，在3D NAND的結構中，存儲容量會隨著三維疊層中堆疊層數(shù)的增加而變大，芯片電路層的厚度不斷增加，足夠厚的硅襯底可以阻擋外界的離子通過襯底進入芯片電路層，從而易導致功能失效及可靠性問題。(2)硅通孔(TSV)目前主要用于攝像圖片傳感器(CIS)，微機電系統(tǒng)(MEMS)，2.5維封裝(2.5D)和高帶寬內存(HBM)上，NAND是否會從金線鍵合方式轉向TSV方式，NAND的應用就是數(shù)據(jù)的存儲，對數(shù)據(jù)傳輸速度的要求并沒有動態(tài)隨機存儲器(DRAM)那么高。