h1_key

EPM240T100C5N

一、EPM240T100C5N介紹

  廠商型號：EPM240T100C5N

  品牌名稱：ADI(亞德諾)

  元件類別：CPLD復雜可編程邏輯器件

  封裝規(guī)格：TQFP100_14X14X05P

  型號介紹： 瞬變非易失性cpld

二、EPM240T100C5N概述

  MAX®II系列瞬變非易失性cpld基于0.18 μ m, 6層金屬閃光過程，密度從240到2210邏輯元件(LEs)(128到2210等效宏單元)和8 Kbits的非易失性存儲。與其他CPLD架構相比，MAX II器件提供了高I/O計數、快速性能和可靠的匹配。MAX II設備具有MultiVolt核心、用戶閃存(UFM)塊和增強的系統(tǒng)內可編程性(ISP)，旨在降低成本和功耗，同時為總線橋接、I/O擴展、上電復位(POR)和排序控制以及設備配置控制等應用提供可編程解決方案。

  特點：

  低成本、低功耗CPLD

  ■即時性、非易失性架構

  ■待機電流低至29 μ A

  ■提供快速傳播延遲和時鐘到輸出時間

  ■提供4個全局時鐘，每個邏輯陣列塊(LAB)提供2個時鐘

  非易失性存儲的UFM塊高達8 Kbits

  ■多伏特磁芯可向設備提供3.3 V/2.5 V的外部供電電壓

  或1.8 V

  ■多伏特I/O接口，支持3.3 v、2.5 v、1.8 v、1.5 v邏輯電平

  ■總線友好的架構，包括可編程的轉換速率，驅動強度，套管，和可編程的上拉電阻

  ■Schmitt觸發(fā)允許噪聲容忍輸入(每針可編程)

  ■I/ o完全符合外圍組件互連專用(Peripheral Component Interconnect Special)

  興趣小組(PCI SIG) PCI本地總線規(guī)范，3.3-V版本2.2

  66兆赫頻率

  ■支持hot-socketing

  ■內置聯(lián)合測試動作組(JTAG)邊界掃描測試(BST)電路

  符合IEEE Std. 1149.1-1990標準

  ■ISP電路符合IEEE標準1532

三、EPM240T100C5N中文參數/資料

  分別： CPLD(復雜可編程邏輯器件)

  系列：MAX® II

  包裝：托盤

  可編程類型：系統(tǒng)內可編程

  延遲時間 tpd(1) 最大值：4.7 ns

  供電電壓 - 內部：2.5V，3.3V

  邏輯元件/塊數：240

  宏單元數：192

  I/O 數：80

  工作溫度：0°C ~ 85°C(TJ)

  安裝類型：表面貼裝型

  封裝/外殼：100-TQFP

四、EPM240T100C5N原理圖、料號解釋圖

EPM240T100C5N電路圖(原理圖)

料號解釋圖